> Merkliste Sie können Bookmarks mittels Listen verwalten, loggen Sie sich dafür bitte in Ihr SLUB Benutzerkonto ein.
Medientyp: Buch Titel: RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design Beteiligte: Sutherland, Stuart [VerfasserIn] Erschienen: Tualatin: Sutherland HDL, Inc., [2017] Umfang: xxxi, 453 Seiten; Illustrationen, Diagramme; 23 cm Sprache: Englisch ISBN: 9781546776345; 1546776346 RVK-Notation: ST 250 : Einzelne Programmiersprachen (A-Z) Schlagwörter: Verilog (Computer hardware description language) ; Electronic digital computers Design and construction ; Computer simulation Entstehung: Anmerkungen: Includes bibliographical references and index
Bereichsbibliothek DrePunct – Freihand Signatur: ST 250 V55 S966 R8 Barcode: 33212453 Status: Ausleihbar